クロック生成に用いられる回路で入力電圧により周波数を変換可能なＶＣＯ（発振器）をもっています。

ＩＣ内部で構成されている場合、ＰＬＬ箇所はアナログ回路と同等と考えて最短で可能な限り太く配線し、この部分だけでパスコン接続をした後に一箇所でＧＮＤ、電源接続します。

配線パターンの影響で発振周波数が低くなるのを抑えることが出来ます。

　　　例）ＰＬＬの配線